摘要
本发明涉及芯片验证技术领域,尤其涉及一种多语言数据交互结构及包含其的芯片验证IP和验证系统,第一芯片模块和第二芯片模块通过所述多语言数据交互结构进行数据交互,多语言数据交互结构包括第一发送模块、第一接收模块、第二发送模块、第二接收模块和数据交互模块,所述第一发送模块、第一接收模块、第二发送模块、第二接收模块分别与所述数据交互模块相连接,所述第一芯片模块与第一发送模块和第二接收模块相连,所述第二接收模块与第二发送模块和第一接收模块相连。本发明提高了芯片验证过程中的多语言数据交互效率。
技术关键词
数据交互结构
芯片模块
数据交互模块
环形缓冲区
硬件描述语言
多语言
指针
验证系统
数据交互效率
芯片验证技术
层级
内存
协议