摘要
本发明涉及芯片验证技术领域,尤其涉及一种硬件加速仿真离线调试方法、电子设备和介质,方法包括:为硬件加速仿真系统中的每一可综合的待测设计设置其唯一对应的可综合的监测器;目标待测设计执行硬件加速仿真,目标监测器获取目标待测设计的每一仿真数据和每一仿真数据对应的时间戳,并按照时间顺序存储在目标内存数据库中;基于目标内存数据库生成目标待测设计对应的目标文件数据库;将芯片验证仿真系统中目标待测设计对应的待测设计和目标测试平台隔离,将目标文件数据库中的仿真数据按照对应的时间戳的先后顺序输入至目标测试平台中,基于目标测试平台的输出结果进行硬件加速仿真离线调试。本发明提高了硬件加速仿真的调试效率。
技术关键词
硬件加速仿真
仿真数据
测试平台
离线调试方法
仿真系统
监测器
SystemVerilog语言
内存
DPI接口
计算机可执行指令
芯片验证技术
电子设备
处理器通信
可读存储介质
存储器
系统为您推荐了相关专利信息
待测设备
嵌入式闪存
自动化测试方法
微型计算机
主机端