用于集成电路的静电放电防护的静电放电防护结构

本申请公开了一种用于集成电路的静电放电防护的静电放电防护结构，包括第一芯片；第一芯片包括外围电路和内核电路；外围电路第一端口的第一外围连接垫、与第一外围连接垫相连接的第一静电放电防护电路；内核电路包括内核外接接口电路、内核内接接口电路、第一内核功能电路和内核连接垫；内核外接接口电路与第一外围连接垫连接；内核连接垫与内核内接接口电路连接，第一内核功能电路与内核内接接口电路连接；第二芯片；第二芯片包括第一连接垫、接口电路、第二内核功能电路；第一连接垫与第一芯片的内核连接垫连接且与接口电路连接；接口电路与第二内核功能电路连接。本申请能够为高密度连接垫的多芯片提供有效的静电放电防护。