一种TIADC系统失配误差校正电路的设计方法

本发明公开了一种TIADC系统失配误差校正电路的设计方法，首先针对TIADC系统失配误差的数字校正电路，根据校正滤波器各阶系数的分布规律，确定乘法器中校正系数的位宽；结合单片ADC的动态性能指标及TIADC系统的噪声要求，确定乘法器中校正采样值的位宽，设计乘法器的近似压缩树结构，并确定乘法器输出逐级求和过程中的截断位宽；采用压缩器对校正滤波器各通道内的待求和项进行逐级压缩，并通过加法器完成最终求和，获得当前采样点的校正结果，完成对TIADC系统失配误差的校正。利用该方法可以使数字校正电路规模降低，达到在保证校正精度的前提下，减小数字校正电路资源消耗的目的。