摘要
本发明公开一种基于204B的多芯片异步模式的数据同步方法,属于通信领域。对于通过jesd204b连接的集成多个芯片的ADC/DAC的高速采集系统,本发明通过将sample clock时钟域的sysref和数据顺序关系打包固化后转移到frame clock时钟域后再解包和绑定lmfc,之后注错重传,实现多片间的数据同步。本发明解决了sample clock时钟和frame clock时钟需要有确定性关系要求的限制,运用弹性缓冲器实现多片数据同步。对于运用jesd204b连接的多片ADC/DAC的高速采集系统,该方法使系统具有更大灵活性,对优化芯片ADC/DAC容量,提升带宽利用率几方面都会带来有益的效果。
技术关键词
数据同步方法
时钟
弹性缓冲器
高速采集系统
多芯片
模式
关系
信号
序列
系统为您推荐了相关专利信息
扫描电路
芯片测试方法
数据
控制器
可执行程序代码
分布式事务处理技术
混合加密算法
强化学习算法
数据采集层
负载均衡模块
卫星导航装置
基带芯片
工作状态监测
电源管理单元
时间同步
USB芯片
线性稳压器
数模转换
控制系统
控制单元