三维堆叠的芯片系统、内存访问方法和电子设备

本申请实施例提供了一种三维堆叠的芯片系统、内存访问方法和电子设备，芯片系统包括：基板；一个或多个计算芯粒，设置于所述基板上；一个或多个内存芯粒，每个所述内存芯粒通过硅通孔堆叠设置于对应计算芯粒上方，且所述计算芯粒和所述内存芯粒被封装为第一芯片；一个或多个输入输出芯粒，设置于所述计算芯粒一侧的基板上，并与每个所述计算芯粒通过基板布线连接，所述输入输出芯粒被封装为第二芯片，且与一个或多个所述内存芯粒无直接连通通路。采用上述技术方案，能够降低计算芯粒和内存芯粒之间的传输时延。