面向SoC芯片验证的DDR模型系统及其使用方法

本发明公开了一种面向SoC芯片验证的DDR模型系统及其使用方法，涉及芯片设计验证技术领域，该系统包括：多个协议接口模块，能够连接SoC芯片上被验证的电路模块，用于接收不同总线接口协议的命令序列；初始化数据模块，用于存储DDR控制器初始化所需的关键时序信息，将不同总线接口协议的命令序列转换为符合JEDEC DDR规范的命令序列，支持通过后门方式直接加载关键时序信息，在复位后能够自动加载关键时序信息到寄存器；地址映射模块，用于将命令序列中的逻辑地址映射为存储模块所能识别的物理地址，并将逻辑地址对应的数据写入存储模块的相应位置。本发明能够大幅缩短DDR控制器初始化时间，加速SoC芯片的模拟验证过程。