摘要
本申请提供一种芯片验证方法、装置、电子设备和存储介质,涉及芯片设计验证技术领域,包括:同步运行待验证芯片设计和芯片验证模型执行预设缓存行处理方法;分别获取待验证芯片设计的第一输出信号和第一额外信息,以及芯片验证模型的第二输出信号和第二额外信息;第一额外信息用于表征待验证芯片设计中缓存行的中间状态信息;第二额外信息用于表征芯片验证模型中缓存行的中间状态信息;确定待验证芯片设计的功能验证结果。本申请提供的方法和装置,通过比对输出信号和额外信息,能够在芯片内部逻辑状态发生偏离的早期阶段及时地发现设计缺陷,极大地提高了验证的完备性和精确度,提升了整体的验证效率。
技术关键词
验证芯片设计
芯片验证方法
访问时长
定时器
芯片设计验证技术
降级方法
剔除方法
信号
非暂态计算机可读存储介质
芯片验证装置
数值
数据
电子设备
处理器
波形
存储器
模块
接口
逻辑
系统为您推荐了相关专利信息
可控驱动装置
逻辑门电路
PWM控制
功率
电路开关
信号发生器
PID控制器
传输模块
信号源
电子系统