CPU中断任务执行异常判断方法、装置、设备及介质

本发明公开了一种CPU中断任务执行异常判断方法、装置、设备及介质。本发明通过控制FPGA芯片接收CPU芯片执行中断任务期间，所述CPU芯片通过第一固定GPIO管脚发送的电平信号；当FPGA芯片接收到电平信号后，判断接收电平信号为高电平信号还是低电平信号，根据电平信号的类型，通过FPGA芯片的内部时钟计算中断执行时间；当所述中断执行时间大于第一阈值时，输出异常警告。通过本申请，可以避免通过示波器测量电平信号的波动问题，提高中断执行时间测量的准确度，同时降低硬件以及人工需求，提高中断执行时间测量的便利性。