一种基于DRAM的可配置的拓扑架构

本发明属于存储器技术领域，公开了一种基于DRAM的可配置的拓扑架构，所述架构包括：多节点数据传输网络，所述多节点数据传输网络包括：若干节点，每个节点分配有至少三个相邻节点，各节点分别与至少三个相邻节点通信连接，至少三个相邻节点为所有节点中除需要分配相邻节点的节点以外的剩余节点中的任意至少三个节点；每个节点配置有内存单元和FPGA单元，每个节点上的内存单元和FPGA单元均与该节点通信连接，每个节点上的FPGA单元用于生成配置信号，以配置信号为该节点分配传输算法。本发明可以通过FPGA单元进行灵活配置，提高了存储器在不同应用场景下的适应性，能有效解决了数据传输中的拥塞和冲突问题，提升了数据传输效率，降低了内存访问延迟。