一种按照损耗约束规则设计PCB走线的方法

本发明涉及一种按照损耗约束规则设计PCB走线的方法，获取走线在特定频率下的单位英寸损耗值，总损耗值、封装损耗值分别除以单位英寸损耗值得到对应的总长度、封装长度，将总长度和封装长度填入PCB设计软件的规则约束表中，软件根据规则约束表自动布线，且PCB走线的长度等于总长度减去封装长度。本发明通过精确的3D仿真得到PCB走线的单位英寸损耗值，将作为约束条件的总链路损耗除以单位英寸损耗值，得到用于约束走线的总长度；同时将芯片的封装损耗值除以单位英寸损耗值，将芯片封装损耗等效为走线总长度的一部分，则实际PCB走线可以由总长度与封装长度的差值进行约束，最后PCB设计软件根据该差值自动完成布线。