多核芯片控制电路、方法、集成电路和终端设备

本申请提供一种多核芯片控制电路、方法、集成电路和终端设备，所述多核芯片控制电路包括n个时钟管理模块和电压降控制电路。时钟管理模块用于向对应的处理器核输出时钟信号。电压降控制电路与n个时钟管理模块均电连接，电压降控制电路用于在接收到指示至少一个处理器核的负载将提高的负载提高指示信息时，基于负载提高指示信息从n个时钟管理模块中确定出目标处理器核对应的目标时钟管理模块，以及控制目标时钟管理模块调节输出的时钟信号的频率。其中，目标处理器核为负载将提高的至少一个处理器核中的至少部分处理器核。本申请提供的多核芯片控制电路可以降低电源网络中的IR Drop、可以提升系统的稳定性。