一种基于ARM和FPGA双核架构的振动加速度测试系统

本发明公开一种基于ARM和FPGA双核架构的振动加速度测试系统，包括加速度传感器、信号调理模块、模数转换模块、FPGA控制核心、ARM控制核心、电源管理模块、时钟管理模块、SDRAM存储单元和通信接口，本发明采用ARM和FPGA双核架构的协同控制方式，充分发挥了ARM在实时逻辑控制和FPGA在并行信号处理等方面的优势，实现了16位分辨率、200kHz采样率和8通道振动加速度信号的同步采样，FIR滤波器采用分时复用机制对各通道采样信号进行滤波处理，有效减少了硬件资源的占用，提高了测试数据的信噪比。在满足逻辑控制、信号采集和数据处理等功能需求的同时，也兼顾了低成本、便携性和可扩展性等设计要素。