一种以太网数据的收发方法及装置

本申请提供了一种以太网数据的收发方法及装置，该收发方法应用于以太网节点缓冲器中的FPGA，所述以太网节点缓冲器中还包括PHY芯片，所述FPGA通过APB总线与微处理器相连，该收发方法包括：通过APB总线，接收微处理器发送的以太网开启指令；响应于以太网开启指令，进行以太网地址设置；当确定存在目标地址后，将需进行发送的目标以太网数据存入所述以太网节点缓冲器中的指定位置处；当发送端口空闲时，响应于微处理器通过APB总线发送的第一发送指令，按发送规则将所述目标以太网数据发送至目标地址所指示的以太网数据接收设备处。通过设计以太网节点缓冲器，可有效简化微处理器的中断处理设计与缓存逻辑，进而降低微处理器的算法复杂度。