时钟相位同步电路和芯片

本申请涉及一种时钟相位同步电路和芯片。所述电路包括：时钟源模块，用于输出初始时钟信号、初始分频器使能信号和初始时钟相位信息；打拍模块，用于对初始分频器使能信号进行打拍，并根据对初始分频器使能信号的打拍次数对初始时钟相位信息进行累加，生成打拍后的分频器使能信号以及累加后的时钟相位信息；一部分分频器，用于根据打拍后的分频器使能信号和累加后的时钟相位信息，对初始时钟信号进行分频生成分频时钟信号；另一部分分频器，用于根据初始分频器使能信号和初始时钟相位信息对初始时钟信号进行分频生成分频时钟信号；其中，至少两个分频器产生的分频时钟信号相位相同。本申请中多个分频器生成的分频时钟信号的相位相同。