一种用于电能表继电器合闸的交流过零检测电路

本发明提供了一种用于电能表继电器合闸的交流过零检测电路，所述电路包括：交流电源的火线L和零线N；电阻R1，其一端连接火线L，另一端连接PNP三极管Q1的基极；PNP三极管Q1，其集电极连接零线N，发射极连接电阻R2和光耦U1的2脚；电容C1，其一端连接PNP三极管Q1的集电极，另一端连接电阻R2和光耦U1的1脚；光耦U1，其1脚连接电阻R2和电容C1，2脚连接PNP三极管Q1的发射极，3脚接主控直流电源的地，4脚与电阻R3及主控CPU芯片U2的输入口相连；电阻R3的另一端与主控电源VCC相连；主控CPU芯片U2，其输出口连接到驱动电路U3的输入口，驱动电路U3的输出口连接到继电器线圈的一端。