一种基于DCDC的低功耗SoC供电电路及装置

本申请提供了一种基于DCDC的低功耗SoC供电电路及装置，涉及芯片供电技术领域，通过对低功耗SoC芯片设置能够上拉高电平和下拉低电平的电平输出端口GPIO，以及增设一路连接DC‑DC转换器的反馈电压端口VFB，另一路连接低功耗SoC芯片的电平输出端口GPIO的第三电阻R3，并且设置合适的第一电阻R1、第二电阻R2和第三电阻R3之间的比例关系，使得低功耗SoC芯片在休眠状态和工作状态之间动态调整DC‑DC转换器的输出电压，从而显著延长低功耗SoC的续航时间。