一种环形片内总线系统及集成芯片

本发明提供了一种环形片内总线系统及集成芯片，该总线系统包括多个系统子模块以及多个总线子节点；每个总线子节点携带一拍数据信息；总线子节点之间相互连接形成环形结构，进行数据的交互；单个总线子节点连接有一个上游总线子节点和一个下游总线子节点；总线子节点挂载一个或多个系统子模块；总线子节点设置有请求总线时序逻辑单元和响应总线时序逻辑单元；请求总线时序逻辑单元接收和/或发送请求信息；响应总线时序逻辑单元接收和/或发送响应信息。本方案减少了布线拥塞程度，将请求总线与响应总线相分离，便于减少资源消耗，使总线连接关系相近的子模块间传输延迟较少，且方便添加打拍节点，优化时序中的较长路径。