一种基于SPI的并行加解密通讯装置及方法

本发明公开了一种基于SPI的并行加解密通讯装置及方法。本发明装置包括SPI Flash主控制器模块，对称算法加解密模块，PUF模块与DMA模块，SPI Flash主控制器与CPU和DMA模块相连，用于与SPI Flash存储器件通讯时，CPU配置SPI Flash控制器通讯参数，并通过DMA模块自动搬移数据，对称算法加密模块与CPU模块和PUF模块相连，用于实现对通讯数据的加解密。本发明中SPI Flash主控制器模块与对称算法加解密模块，两模块总线间没有直接通讯，提高了加解密模块的复用性；利用SPI Flash存储器件的读写命令执行特性、总线数据传输速度与对称算法CTR模式加解密速度，将往SPI Flash存储器件传输的读写命令通讯时间与加解密时间并行运行，降低了执行成本，同时提高了加解密通讯效率。