数据传输延时可调的电路、其操作方法及内存接口芯片

本发明提供了一种数据传输延时可调的电路、其操作方法及内存接口芯片，涉及内存接口技术领域。该数据传输延时可调的电路包括数据采样调节模块、时钟延时调节模块和第三D触发器。其中，数据采样调节模块将接收链路时钟二分频得到两路相位不同的输入时钟，这两路输入时钟分别对同一输入数据进行采样，得到第一采样数据和第二采样输出，并输出至选择器；时钟延时调节模块通过延时链调整接收链路时钟，并生成反馈信号发送至选择器；选择器基于该反馈信号对第一采样数据和第二采样数据进行组合，最后经第三D触发器采样后输出。