一种提升扫描链测试效率的方法、系统和芯片

一种提升扫描链测试效率的方法、系统和芯片，该方法包括：在芯片中对子系统预配置N个提效寄存器，提效寄存器被配置在测试输入端和子系统之间的第一线路或子系统和测试输出端之间的第二线路上；在测试状态下，提高时钟频率，从芯片相应的测试输入端输入测试模式信号，沿从芯片相应的测试输入端，经芯片中的子系统和相应的提效寄存器进行移位，至芯片相应的模式信号输入端向测试系统输出响应信号；测试系统基于响应信号进行比对，确定子系统是否存在故障。由此，能够在保持芯片优化布局结构的同时，减少扫描链测试I/O引脚与子系统之间的延迟，可采用较高的时钟频率，能大幅提高测试效率，有助于缩短系统总测试时长，减少测试费用。