一种双环亚采样锁相环时钟系统和电子芯片

本申请涉及集成电路技术领域，公开了一种双环亚采样锁相环时钟系统和电子芯片，系统包括主环路、频率锁定环路、第一锁定检测器和第二锁定检测器；频率锁定环路基于主环路输出振荡时钟信号进行分频处理得到分频时钟信号和参考时钟信号调整振荡时钟信号，直至振荡时钟信号的频率锁定，且相位差稳定在预设范围内；主环路包括可调脉冲生成器，可调脉冲生成器用于在第二锁定阶段，控制器输出脉冲信号的脉冲宽度，以使主环路调整振荡时钟信号的幅值，直至振荡时钟信号的相位锁定，并在相位锁定后，控制可调脉冲生成器降低脉冲信号的产生频率以及脉冲信号的脉冲宽度。本申请的双环亚采样锁相环时钟系统能够降低噪声和功耗。