阵列结构及存算一体芯片

本发明提供一种存算一体芯片，包括：采用2T2R结构的存算阵列，存算阵列各列分别对应一位加密密钥和一位解密密钥，在存算阵列各列上，2T2R单元的上单元和下单元根据加密密钥分别以反码或原码的形式存储权重矩阵各列的奇数行权重和偶数行权重，奇数行权重和偶数行权重的其中之一为反码；行驱动模块，用于将输入向量输入到各行的第一字线和第二字线；列驱动模块，用于根据解密密钥对各列的第一位线和第二位线施加相反的读电压；ADC模块，用于对输出电流进行ADC量化，得到输出电流数字量；以及，补偿模块，在输出电流数字量上累加奇数行输入之和或者偶数行输入之和。本发明能够实现权重的加密存储、存内解密和计算的一体化设计。