芯片加电压紧结构及芯片测试设备

本申请涉及芯片加电压紧结构及芯片测试设备，探针座设有用于放置待测试芯片以备测试的测试区，且探针座包括主体及与主体相连接的凸台，凸台设置为在探针座放置待测试芯片的状态下，于测试区中抵接待测试芯片并压紧，且于压紧状态下，主体及凸台中的至少一项发生弹性形变；芯片加电压紧结构于主体上形成有空槽；加电探针限位设置于主体中，且部分位于空槽中，加电探针具有位于测试区中的接触端，且接触端设置为在凸台压紧待测试芯片的状态下，抵接待测试芯片的加电位置。在保证压紧效果的前提下，保护了待测试芯片，避免因压力太大导致在测试工序中损坏待测试芯片；在加电测试过程中，有利于提升加电探针的散热能力，延长了加电探针的使用寿命。