摘要
本发明涉及基于python的自动化通用时钟验证方法和系统,通过采用python脚本解析时钟表格和寄存器表格的描述,更新验证宏定义文件、验证断言文件和验证用例文件,实现以python脚本的形式更新UVM验证平台验证系统级芯片中各子模块的时钟所需文件,只需要导入系统级芯片的正确的时钟表格和寄存器表格文件,即可以完成UVM验证平台中针对该系统级芯片的绝大部分验证文件的更新,便于维护并使得验证工作量大幅减少;当表格中的时钟源、主(干道)时钟或者输出时钟修改时,可以用python脚本自动生成新的验证文件,从而快速适应时钟架构的修改和移植的验证,大幅的缩减时钟架构的验证时间,增强芯片可靠性。
技术关键词
时钟
系统级芯片
UVM验证平台
SystemVerilog语言
验证系统
验证方法
动态门控
表格
关键字
脚本
定义
列表
字典
工作表
逻辑
模板
模块
元素
语句
处理器
系统为您推荐了相关专利信息
通信管理模块
网络切换方法
通信耦合器
通信管理器
时钟同步协议
生成基带信号
锁相环时钟
多通道
数据
计算机程序指令
收发一体芯片
开关电容阵列
带通滤波器
射频接收
时钟管理模块
数字输入单元
限流电路
驱动芯片
电流采样单元
晶体管