摘要
本发明涉及一种用于图计算加速器的PE结构及图计算加速器,PE结构与多个相同的PE结构组成用于图计算加速器的PE阵列,PE结构包括:运算电路和配置信息模块,配置信息模块包括:第一配置单元、第二配置单元和第三配置单元;配置信息模块接收PE阵列的外部控制器的配置信息和指令,基于指令将配置信息的各字段分给第一配置单元、第二配置单元和第三配置单元;运算电路为采用多个比较器、加法器、乘法器、分发器、选择器、寄存器的电路组件进行物理连接,在使用中根据外部控制器的指令采用自重构方式处理至少一种指定算法的所有功能,且自重构的子电路为运算电路物理连接中的部分电路。上述结构提高了灵活性,实现多样化图应用的计算加速。
技术关键词
分发器
运算电路
加法器
加速器
指定算法
乘法器
信息模块
电子电路
Prim算法
数据
BFS算法
控制器
阵列
重构
电路组件
三角形
指令
逻辑
系统为您推荐了相关专利信息
数据生成方法
数据生成装置
原型
系统级芯片
参数
信号处理方法
光电导发射天线
级联
离散傅立叶逆变换
CORDIC算法
忆阻器阵列
浮点数
控制中心
静态随机存储器
前馈神经网络
轻量级加密算法
加速器
加密数据
数据加密方法
指令