时钟加扰测试方法、装置和系统

本申请涉及芯片技术领域，公开一种时钟加扰测试方法、装置和系统。测试方法包括：获得时钟参数；时钟参数包括时钟频率、占空比和加扰参数；根据时钟频率和占空比，生成初始时钟信号；根据加扰参数对初始时钟信号进行扰乱，获得加扰时钟信号；将加扰时钟信号作为工作时钟信号输入至预先搭建好的验证平台，并获得时钟加扰测试结果；其中，验证平台用于根据工作时钟信号执行预先编写好的测试用例，并检测输出结果作为时钟加扰测试结果。本申请能够在芯片制造前，即芯片设计和开发过程中，对芯片进行时钟加扰测试，以降低芯片研发成本，提升芯片研发效率。