基于数据校正的高可靠DDR控制器系统

本发明提供了一种基于数据校正的高可靠DDR控制器系统，在DDR控制器的初始化过程或者DDR控制器的工作过程中，持续监视DDR控制器的状态标识信号，异常时产生系统复位信号，对DDR控制器的时钟管理单元及操作控制逻辑进行自动复位，对DDR控制器重新初始化及训练校准；在DDR控制器初始化之后，通过对DDR芯片预写数据并回读比对的方式，进一步判断DDR控制器的健康状态，异常时产生系统复位信号，对DDR控制器重新初始化及训练校准；在DDR芯片级联使用时，通过共用控制逻辑及读数据缓存对齐的方式，提升DDR控制器的可靠性；在DDR控制器的存取数据时，通过在读写数据流中嵌入RS编译码，提升DDR控制器的可靠性。