一种基于概率计算的深度神经网络混合精度硬件加速电路

本发明涉及集成电路和人工智能领域，具体涉及一种基于概率计算的深度神经网络混合精度硬件加速电路。本发明从硬件电路的层面对深度神经网络的运算进行加速，对现有的细颗粒度空间并行概率乘法器进行误差补偿，设计了一种误差补偿概率乘法器，克服了现有的细颗粒度空间并行概率乘法器的计算结果误差较大的不足，将其作为基于概率计算的深度神经网络混合精度硬件加速电路的基本运算单元，将现有混合精度运算处理单元中使用的3bit乘法器降到以2bit为颗粒度，改善了现有混合精度运算处理单元面积大、延迟高、功耗高的不足，从而对深度神经网络模型的概率运算进行加速。