存储器

本申请提供一种存储器，存储器包括：键合的存储阵列芯片与逻辑电路芯片；每个存储块对应至少一个行译码器与一个次译码器与至少一个字线驱动器，每个行译码器提供第一数量条主译码信号线，次译码器提供第二数量条次译码信号线，单个存储块对应的所有行译码器的主译码信号数量总和与第二数量的乘积与单个存储块的字线数量相同；字线驱动器用于根据主译码信号和次译码信号驱动对应的存储块的字线，单个存储块对应的所有字线驱动器的驱动端口数量总和与该存储块的字线数量相同；行译码器、次译码器与字线驱动器均布设于逻辑电路芯片。本申请的装置可降低行译码器到字线驱动器之间的延迟，优化存储器的时序和感测裕量，降低主译码信号线的布线难度。