一种卷积运算的数字电路、芯片和方法

本申请公开了一种卷积运算的数字电路、方法和芯片，涉及数据处理技术领域，选择器，其数量与数据序列长度相同，所有选择器的第一输入端依次接收数据序列的数据，对应选择器的第二输入端接收第一参数序列的比特值，第一参数序列由原始参数序列转置而成；若第一参数序列的对应位的比特值是0，则选择器输出0，若第一参数序列的对应位的比特值是1，则选择器输出数据序列对应数据；选择器分别输出与第一参数序列的长度相同的若干组输出数据；将选择器输出的每一组输出数据相加，得到若干第一和值；将所有第一和值相加，输出第二和值。本申请将原卷积运算中需要乘法器实现的部分转换为了加法器实现，有效减少电路实现所需的成本。