神经网络硬件部署组件、架构、多芯片神经网络硬件架构

本发明实施例涉及一种神经网络硬件部署组件、架构和多芯片神经网络硬件架构，该组件包括N个加速模块、N个数据输入通路和N个数据输出通路；该加速模块包括控制信号输入端口、数据输入端口、数据输出端口和运算单元。本发明实施例提供的神经网络硬件部署组件以及架构，可以适配各种神经网络结构，通过将神经网络的所有层连接起来，直接部署到硬件上，从而提高神经网络部署的灵活性以及硬件加速器执行任务的效率。