集成电路中扫描链约束修正方法、装置、设备及存储介质

本申请提供了一种集成电路中扫描链约束修正方法、装置、设备及存储介质，其中，该方法包括：获取集成电路的初始约束文件，初始约束文件中包括各端脚的初始功能约束信息，初始功能约束信息中至少包括：放松约束信息，根据初始约束文件中的各端脚的放松约束信息，确定至少一个目标端脚，根据目标端脚的连接信息以及放松约束信息，确定目标端脚的目标功能约束信息以及目标端脚对应的目标扫描链的边界寄存器以及目标寄存器，根据目标端脚的目标功能约束信息，对边界寄存器以及目标寄存器进行时序修正。本申请实现了在不增加物理设计的同时，也不影响后续的测试时间，提升了DFT设计的效率。