一种实现注意力加权求和的硬件加速器及其运行方法

本发明涉及集成电路芯片技术领域，公开了一种实现注意力加权求和的硬件加速器，包括控制模块、动态随机存取内存、乒乓静态随机存储器、数据缓冲器、输入先入先出队列模块、输出先入先出队列模块、处理单元阵列、exp模块、加法树模块、log2模块；本发明创造的硬件加速器通过设计专门的电路结构，可以实现高效的并行计算，减少内存访问延迟，从而提高注意力加权求和的计算速度。