一种存算一体智能计算架构的FPGA原型验证架构及方法

本发明公开了一种存算一体智能计算架构的FPGA原型验证架构及方法，使用FPGA里面的存储资源模拟“存”的功能，用乘法器和加法器模拟“算”的功能，从而实现功能上等效的“存内计算”，将计算宏中存储的权重数据存储在FPGA的存储器中，需要数据时进行读取，“算”则分为两种方案，分为逐比特的计算模式和纯模拟的计算模式两种；确定模拟计算宏的计算延迟，采用等比例降频的方法，实现模拟计算宏的计算速度与存储器带宽的正确耦合，使得计算宏之前的缓存单元在计算宏单次计算的时间内完成一次完整的数据缓存。本发明在设计初期可以以较少的成本验证芯片功能的正确性。