摘要
本发明公开了一种用于加速非结构化稀疏大型语言模型推理过程的加速器及其运行方法,包括:处理器模块、直接内存访问模块、内存控制器模块、DDR内存模块、互联总线模块、计算核心模块及路由器模块;互联总线模块与直接内存访问模块、内存控制器模块及计算核心模块连接;处理器模块与直接内存访问模块连接;DDR内存模块与内存控制器模块连接;路由器模块与计算核心模块、以及相邻路由器模块连接;计算核心模块通过互连总线模块从片外DDR内存模块获取待计算的数据。本发明打破了传统脉动阵列上仅沿单行或单列进行数据重用的界限,实现了跨行和跨列的数据重用,缓解硬件设备的压力,并且利用位掩码对非零元素位置进行编码,提高计算效率。
技术关键词
内存模块
总线模块
内存控制器
位掩码
加速器
密集矩阵乘法
处理器模块
大语言模型
解码器
馈送模块
元素
FIFO模块
后处理模块
核心
路由器
拼接模块
加载器
系统为您推荐了相关专利信息
多核系统级芯片
内核
内存模块
控制单元
系统时钟信号
芯片设计方法
任务调度策略
固件更新
电源管理单元
互连结构
动态神经网络
光电探测器
神经网络加速器
界面缺陷
标签
探测成像装置
电子加速器
微通道板
光电阴极
可见光信号