通用可配置Transformer神经网络的硬件加速器及其实现方法

本发明公开了一种通用可配置Transformer神经网络的硬件加速器及其实现方法，包括控制单元、计算单元和DMA单元，控制单元监测计算单元和DMA单元的状态，并决定是否发送指令；计算单元从固定sRAM位置读取数据，并输出到下一步计算的固定位置，当检测到计算命令队列已空，将输出计算结果到与DMA单元共享的sRAM存储位置；DMA单元与计算单元通过sRAM交互，将计算数据放入加载目标地址堆制动位置，并将sRAM存储位置共享数据根据存储地址队列存回指定位置。本发明通过设置核心运算和次级运算的方式，实现高输入数据复用率，减少了访存需求；通过指令流填充配置表的方式，减少大量指令的取指译码时间，提高了整体执行效率。