测试电路、测试方法及芯片堆叠结构

本公开提供一种测试电路、测试方法和芯片堆叠结构。测试电路，应用于逻辑芯片，包括：第一寄存器模块，与逻辑芯片的第一路径和第一硅通孔电连接，当第一测试使能信号为第一电平时，被配置为线性反馈移位寄存器，通过第一路径以第一速度接收第一测试信号；当第一测试使能信号为第二电平时，被配置为普通移位寄存器，根据串行测试协议，将第一寄存器模块中的数值串行输出，得到第一测试结果信号。本公开至少有利于在堆叠之前对逻辑芯片进行速度测试，节约测试成本。