高动态场景基于FPGA的新体制北斗信号快速捕获IP电路设计

本发明公开了高动态场景基于FPGA的新体制北斗信号快速捕获IP电路设计，包括单通道PMF‑FFT捕捉算法模块、捕获判决逻辑模块和高动态B1C信号并行捕获IP电路设计，所述单通道PMF‑FFT捕捉算法模块包括短时匹配滤波器运算模块、FFT状态控制模块、FFTIP运算模块和相干积分模块，所述捕获判决逻辑模块包括捕获判决门限生成模块、峰值检测模块和比较逻辑。采用FPGA芯片实现优势：便于算法升级能够并行设计，提高捕获速度；采用流水线设计：增加数据利用率；改进的匹配滤波系数便于FPGA内部实现，可以进行B1C信号捕获；PMF‑FFT捕获算法满足高动态环境下捕获带宽；非相干积分、噪声预估设计：提升非相干积分增益；行处理：提升捕获时间，数据利用效率。