高度可编程处理器阵列网络

本发明属于计算机技术领域，具体涉及一种高度可编程处理器阵列网络，包括：处理器阵列，处理器阵列具有若干呈阵列分布的处理器单元，处理器单元具有处理器节点及寄存器群，相邻处理器节点之间通过寄存器群进行数据交互；动态随机存储器层，动态随机存储器层具有一层或若干层动态随机存储器，动态随机存储器层堆叠于处理器阵列上层，各动态随机存储器与各处理器节点分别连接。本发明设计为处理器阵列形式，在封装时可以随意定制处理器阵列的大小，根据需求进行切割，也可实现单晶圆大芯片目的。