摘要
本公开实施例涉及用于管理读取和写入操作的数据完整性的设备和方法。提供了一种用于验证数据完整性的计算设备,包括存储器控制器,该存储器控制器被配置为接收多个原始数据块。每个原始数据块具有相关联的初始CRC值。然后,存储器控制器将接收到的数据块分段并且重新组合成逻辑块,并且为每个逻辑块计算新的逻辑块CRC值。逻辑块与其相应的新逻辑块CRC值一起被传输到存储设备,并且逻辑块在写入操作中被写入存储设备的非易失性存储器。在写入操作之后,计算逻辑块的组合CRC值和原始数据块的组合CRC值,并且比较组合CRC值。存储器控制器确定组合CRC值是否匹配。当它们匹配时,存储器控制器生成验证响应,验证写入操作的完整性。
技术关键词
存储器控制器
逻辑
存储设备
管理数据完整性
非易失性存储器
计算方法
循环冗余校验
NVMe协议
分段
验证数据完整性
多项式
条目
算法
队列
命令
标识
系统为您推荐了相关专利信息
火花诱导击穿光谱
飞秒激光烧蚀
混合深度学习
光谱特征提取
隶属度函数
DRAM芯片
寄存器电路
内存控制器
缓冲器
堆叠结构
GPU服务器
非易失存储器
可编程逻辑芯片
拓扑结构信息
管脚