一种芯片校准方法、装置、存储介质及电子设备

本申请的实施例公开了一种芯片校准方法、装置、存储介质及电子设备，涉及通信技术领域，旨在解决现有技术中时间交织架构的芯片因时间交织误差带来的性能降低的问题。本申请首先通过直接采集ADC输出的数字结果进行整个链路的误差计算，然后根据计算的时间交织误差在模拟域进行优化迭代，并调节相应子ADC通道寄存器数值，以寄存器控制码的方式更新寄存器，达到对子ADC通道间偏置误差、增益误差、时钟偏移的校正，最终实现对芯片的校准，使得芯片性能得到提升。