一种基于忆阻器辅助逻辑的逻辑综合与验证方法

本发明公开了一种基于忆阻器辅助逻辑的逻辑综合与验证方法，包括如下步骤：S1、逻辑综合：使用ABC获取用于表示布尔函数的门级网表，将门级网表中的电路拓扑连接关系转换为DAG；采用DFS获得DAG中的每个节点的执行序列，计算出每个节点的映射成本值；获得电路中根节点的执行顺序；对于每一个根节点，递归地收集子节点并获得对应的执行序列，将执行序列中的节点依次映射到忆阻器阵列上，并生成对应的微操作符；S2、验证：解析生成的微操作符，并对其进行逻辑等价性和设计规则验证。该方法不仅减少了忆阻器单元的数量，而且计算周期的增加也十分有限，同时能够有效地验证映射结果的正确性，验证耗费的时间较短。