一种神经网络矩阵乘法加速器及其部署方法

本发明涉及人工智能的神经网络推理计算领域，提供一种神经网络矩阵乘法加速器及其部署方法，旨在提高人工智能神经网络推理计算领域的计算效率。该加速器基于脉动阵列设计，包括脉动阵列计算模块、控制指令链模块和统一缓存及内存读写模块。本发明还提供了脉动阵列中改进处理单元(Process Element,PE)的控制寄存器配置值的计算方法、重排序模块的排序配置项计算方案以及加速器的调度方案。该加速器具有通用性，能够在同一硬件结构下进行任意掩码的矩阵乘法运算，并有效利用FPGA的高并发特性，减少计算时间，提高能效比。