一种基于输入维度分离的混合维度加速算子设计方法

本发明属于FPGA硬件加速器设计领域，公开了一种基于输入维度分离的混合维度加速算子设计方法。以神经网络中的最小卷积单元为基本卷积模块，对基本卷积模块进行功能拓展，以实现2D卷积和3D卷积的融合。此外，本发明还优化了3D卷积的滑窗思路，对3D特征图数据进行维度分离得到多通道2D特征图数据，对多通道2D特征图数据并行滑窗，得到窗口数据。窗口数据与维度分离后的权重数据进行2D卷积运算后得到若干中间结果，加法树对中间结果筛选、重排得到最终的3D卷积结果。这一设计方法可有效减少卷积模块的资源占用，进而降低此类混合卷积加速器设计对FPGA开发板的要求。