芯片载体、引线框架及封装器件

本公开涉及芯片封装的技术领域，公开了一种芯片载体、引线框架及封装器件，芯片载体包括基岛、第一类管脚和第二类管脚；第一类管脚位于基岛的外侧且与基岛直接连接；第二类管脚位于基岛的外侧且与基岛间隔设置；基岛、第一类管脚和第二类管脚的边缘区域的背面均为第一凹陷区域，基岛和第一类管脚的第一凹陷区域形成一个连续的整体区域，其中，第一凹陷区域是在芯片载体的背面通过局部减薄工艺形成的。对于使用了上述芯片载体的封装器件，当操作人员接触到封装器件中裸露的基岛背面而引入静电时，通过芯片载体可以将静电传输到芯片的静电防护区域，静电防护区域可以释放静电，从而有效保护芯片内部电路不受静电损害，避免封装器件因静电而失效。