一种延迟链电路、压降检测电路、芯片及电子设备

本申请提供了一种延迟链电路、压降检测电路、芯片及电子设备，属于电子电路领域。延迟链电路包括：m级延迟单元，每级延迟单元包含一个输出端和n个输入端，m为大于等于2的整数，n为大于等于2的整数；第i级延迟单元的至少一个输入端与第i‑1级延迟单元的输出端连接，i为大于等于2的整数；每级延迟单元的灵敏度可调，每级延迟单元包括并联的n路延迟支路；所述n路延迟支路包含至少一路可控延迟支路，每路可控延迟支路的状态包含导通状态或断开状态。通过调节延迟链电路的灵敏度，能够适应不同的负载变化，能够支持芯片在使用动态降频技术时的最大电压收益。