一种延迟可调时钟毛刺过滤电路、芯片以及电子设备

本发明提供一种延迟可调时钟毛刺过滤电路、芯片以及电子设备，涉及集成电路技术领域。延迟可调单元与逻辑门单元连接；逻辑门单元与触发单元连接。延迟可调单元用于基于目标时钟信号和不同延迟选择信号产生延迟时间，对应调整过滤目标时钟信号毛刺的脉冲宽度，得到并输出对应的延迟输出信号；逻辑门单元用于基于目标时钟信号和延迟输出信号进行逻辑运算，得到两个电平信号；触发单元用于对两个电平信号和目标时钟信号进行处理，输出端输出稳定时钟信号。本发明具有更广的使用范围和更合适工作环境的延迟，提高时钟模块的性能指标。电路结构简洁，降低面积开销和功耗，有利于芯片的低功耗、小型化，符合芯片未来发展的趋势。