芯片的电源完整性签核方法、装置、存储介质及电子装置

本申请公开了一种芯片的电源完整性签核方法、装置、存储介质及电子装置。其中，该芯片的电源完整性签核方法包括：从N个波形文件中提取芯片的M个器件的高频翻转率，高频翻转率不小于电源完整性仿真模型中的初始全局翻转率；将M个器件的高频翻转率反标至电源完整性仿真模型中；仿真测试，得到仿真结果，M个器件在仿真测试过程中分别达到各自的高频翻转率，芯片的其余器件在仿真测试过程中达到电源完整性仿真模型中的全局翻转率；在仿真结果不满足签核标准且电源完整性仿真模型中的全局翻转率设置不合理的情况下，调整全局翻转率，再次进行仿真测试，进而解决了现有技术中，电源完整性签核方法准确性不高的技术问题。