摘要
本发明公开了一种异步CIOS模乘算法及异步模乘架构,将CIOS模乘算法中对j的三个小循环进行合并,省去对j的前两个小循环的数据暂存,对j的第三个小循环的计算融合在对j的第二个小循环计算后的第二级流水中,形成两级流水线,对j的第一个小循环执行完第一轮计算后,对j的第二个小循环开始第一轮计算并完成对j的第三个小循环的赋值,同时,对j的第一个小循环开始执行第二轮计算,以此类推;CIOS模乘算法中对i的大环路内部计算的流水线通过异步电路完成并行计算。异步微流水线包括FIFO、Fork和Merge三种基本结构。本发明将CIOS模乘算法的环路进行合并,利用异步电路实现了大环路内部计算的流水线并行计算,减小计算面积的同时提高了计算速度。
技术关键词
异步电路
算法
流水线设计方法
流水线并行计算
异步控制器
流水线结构
多路输入
先进先出
控制单元
分支
数据
系统为您推荐了相关专利信息
设备振动信号
数据压缩方法
编码调制信号
船舶设备
数据解码算法
贴纸机构
三维有限元模型
设备控制方法
实时状态信息
分切刀具